Bài học cùng chủ đề
Bài 22. Một số mạch xử lí tín hiệu trong điện tử số SVIP
I. MẠCH LOGIC TỔ HỢP
1. Khái niệm mạch logic tổ hợp
- Mạch logic tổ hợp là mạch được tạo thành từ các cổng logic cơ bản.
- Trạng thái lối ra của mạch tại một thời điểm bất kì:
+ Phụ thuộc vào tổ hợp các trạng thái logic ở lối vào tại thời điểm hiện tại.
+ Không phụ thuộc vào trạng thái lối ra ở thời điểm trước đó (trạng thái quá khứ).
- Các mạch logic tổ hợp bao gồm:
+ Các mạch số học (cộng, trừ....).
+ Các bộ hợp kênh, phân kênh.
+ Các bộ mã hoá, giải mã.
+ Các mạch so sánh.
+ Các bộ khoá, điều khiển logic,...
2. Mạch so sánh hai số
- Mạch so sánh thực hiện chức năng so sánh hai số A và B (1 bit):
+ Nếu A = B thì lối ra C = 1.
+ Nếu A \(\ne\) B thì lối ra C = 0.
- Bảng chân lí của mạch so sánh:
| A | B | C | Kết luận |
| 0 | 0 | 1 | A = B |
| 0 | 1 | 0 | A \(\ne\) B |
| 1 | 0 | 0 | A \(\ne\) B |
| 1 | 1 | 1 | A = B |
+ Chân lí với hàng C có giá trị bằng 1, có phương trình logic:
\(C=\overline{A}\overline{B}+AB\)
+ Mạch sử dụng hai cổng NOT, hai cổng AND và một cổng OR.
- Sơ đồ logic của mạch được biểu diễn:
II. MẠCH DÃY
1. Khái niệm mạch dãy
- Mạch dãy là mạch được tạo thành từ các cổng logic cơ bản.
- Trạng thái lỗi ra của mạch:
+ Không chỉ phụ thuộc vào tổ hợp các trạng thái lối vào ở thời điểm hiện tại mà còn phụ thuộc vào trạng thái logic ở lối ra của nó tại thời điểm trước đó (trạng thái quá khứ).
- Các mạch dãy gồm:
+ Các phần tử nhớ.
+ Các Flip - Flop (Trigger).
+ Các bộ đếm.
+ Các bộ ghi dịch.
+ Các bộ chia tần.
2. Mạch đếm
a. Flip - Flop (FF hay còn gọi là trigger)
- Là một phần tử nhớ có hai trạng thái cân bằng ổn định tương ứng với hai trạng thái logic 0 và 1.
- Dưới tác dụng của tín hiệu điều khiển lối vào, FF có thể:
+ Chuyển về một trong hai trạng thái cân bằng.
+ Giữ nguyên trạng thái đó chừng nào chưa có tín hiệu điều khiển tác động vào.
- Trạng thái tiếp theo FF không chỉ phục thuộc vào tín hiệu lối vào mà còn phục thuộc vào cả trạng thái lối ra ở hiện tại.
- Sử dụng Flip - Flop D gồm:
+ Lối vào dữ liệu D.
+ Lối vào xung CLK.
+ 2 lối ra Q và \(\overline{Q}\) ( có trạng thái ngược nhau).
- Bảng chân lí của Flip - Flop D:
| CLK | D | Q | \(\overline{Q}\) | Trạng thái |
| \(\downarrow\) | x | Q | \(\overline{Q}\) | Không thay đổi |
| \(\uparrow\) | 0 | 0 | 1 | Xóa |
| \(\uparrow\) | 1 | 1 | 0 | Đặt |
- Giản đồ thời gian của Flip - Flop D:
b. Mạch đếm nhị phân hai bit sử dụng Flip - Flop D
- Mạch đếm nhị phân là thành phần cơ bản của hệ thống số, dùng để:
+ Đếm số xung.
+ Chia tần số tạo xung thời gian làm các xung đồng hồ dùng trong:
-
Máy tính.
-
Thiết bị thông tin.
- Mạch đếm nhị phân nối tiếp (lối ra của FF trước đưa vào lối vào của CLK của FF sau), thực hiện đếm tiến.
- Xung đống hồ được đưa vào:
+ Lối vào CLK của FF0 làm chuyển trạng thái của FF0.
+ Lối ra \(\overline{Q}\) của FF0 lại được đưa tới lỗi vào CLK của FF1.
=> Làm chuyển trạng thái của FF1.
- Từ sơ đồ ta có:
+ FF0 chuyển trạng thái (Q0 từ 0 lên 1 hoặc từ 1 về 0).
+ FF1 chuyển trạng thái khi Q0 từ 1 về 0.
- Bảng chân lí của bộ đếm nhị phân hai pit:
| Xung vào | Q1 | Q0 | Giá trị thập phân |
| Xung xóa | 0 | 0 | 0 |
| Xung 1 | 0 | 1 | 1 |
| Xung 2 | 1 | 0 | 2 |
| Xung 3 | 1 | 1 | 3 |
- Mạch thực hiện đếm từ 0 đến 3, khi xung thứ 4 tác dụng, mạch trở lại trạng thái ban đầu, tiếp tục một chu trình mới.
nhị phân 2 bit
Bạn có thể đánh giá bài học này ở đây